DC，Synopsys发布最新版 Design Compiler 综合解决方案—— Design Compiler 2007。

软件简介

新版本扩展了拓扑技术，以加速采用先进低功耗和测试技术的设计收敛，帮助设计人员提高生产效率和 IC 性能。

拓扑技术可帮助设计人员正确评估芯片在综合过程中的功耗，在设计早期解决所有功耗问题。此外，还支持 Design Compiler 2007 中新的测试压缩技术，在实现高质量测试的同时，减少测试时间和测试数据量超过 100 倍，并减少后续物理实现阶段由于测试电路带来的可能的布线拥塞。

拓扑技术使综合的实现结果和物理实现的结果具有紧密的一致性，这避免了在实现设计收敛过程中的在 RTL 综合和物理布局之间的耗时反复。Design Compiler 与 Galaxy™ 设计平台物理设计解决方案共享技术和架构，可以实现 RTL 到 GDSII 过程的一致和高度可预测性。

Design Compiler 2007 采用了多项创新综合技术，如自适应retiming和功耗驱动门控时钟，性能较以前版本平均提高 8%，面积减少 4%，功耗降低 5%。此外，Synopsys Formality 等效检测解决方案得到了增强，能够独立、彻底地验证这些技术，因此设计者无需舍去验证就可以实现更高的性能。