二进制分辨率，就是在计算屏幕图像的精密度技术中广泛采用的一种数制。

探讨了基于MRA的DEM多尺度与连续尺度表达的基本原理。以地学理论与信号处理原理为理论依据，阐述了 DEM尺度、分辨率、采样间隔之间的联系，分析了DEM频域最高频率与空间域分辨率之间的制约关系；探讨了基于MRA的DEM多尺度（或连续尺度）表达方法通过逐级（或逐量）降低DEM频域最高频率生成分辨率逐级变化（或连续变化）的DEM的基本原理。

探讨了常用的小波变换（包括二进制与M进制小波变换）的频域实现过程；阐述了小波变换通过对逐层低通滤波生成分辨率逐级降低的综合DEM的实质；解释了由常见的小波变换DEM多尺度表达方法生成的DEM的分辨率及其与分解层数之间的关系，确定了该方法生成的综合DEM的分辨率。然后借鉴已有的高阶平衡二进制多小波的构建原理，依据通过构造、求解方程组来构建小波滤波器组的思路，借助Grbner基技术成功构造了三族多小波系统：三进制正交对称二重小波，三进制正交翻转对称二重小波与四进制正交对称二重小波。

依据信号处理理论对小波变换DEM多尺度表达的原理，以及小波变换分解层数与综合DEM分辨率的关系进行了论述，弥补了现有研究在这方面的空白。然而，现有研究中所采用的小波系统也有待拓展：所采用的小波均为二进制或M（未作特殊声明，均有M∈Z，M>2）进制单小波（即小波基均由一个小波函数构成），而单小波在小波构造中的缺陷将影响DEM综合处理效果。多小波通过增加小波基，较好的弥补了这一缺陷。由于国内外对于M进制（高平衡阶）多小波的构造尚无研究。

多小波与单小波相比，所具有的优势主要体现于正交、对称、有限冲击响应滤波器的设计方面。由于这些特性对信号（尤其对于二维信号）分析极为关键，多小波受到许多研究者的关注。此外，由于M进制多小波与二进制多小波相比具备更为灵活的时频分割性能。

针对这一问题，提出一些解决方法，例如常见的对待分析信号的预滤波处理以及采用某种方法改造小波基等。然而这些方法通常会破坏多小波系统原有的优良特性，如正交性，对称性等。此外，通过直接构建平衡或高阶平衡多小波系统也是一种解决途径，而且这种方法避免了对原多小波系统构造的破坏，可以使小波系统同时具备更多优良特性。借助Grbner基技术，具有不同平衡阶的正交二进制多小波系统已经构建出来。然而，对于平衡 M 进制多小波的构建还未有研究。

M进制系统与高平衡阶特性对于许多应用领域极为重要，如DEM等空间信息多尺度变换领域。小波变换是一种具有自适应性的多尺度图像稀疏表达方法。许多研究证实了基于由小波变换得到高分辨率DEM的不同尺度的综合DEM数据构建多尺度（Multiple-level-of-detail，LOD）DEM数据库的可行性。然而，以下将会看到，为改善方法性能，需要考虑将M进制多小波系统与高阶平衡特性整合。

一方面，M进制小波系统克服了二进制小波系统无法实现的问题：能够实现更为丰富的后者无法实现的综合程度或分辨率。由二进制小波变换获得的综合DEM的分辨率只能为2klsam；而由M进制小波变换可获得分辨率为Mklsam的综合DEM，从而使更多目标分辨率（即待获得的综合DEM的分辨率）的实现成为可能，使目标分辨率序列的分布更为稠密精细。此外，与二进制小波变换相比，M进制小波变换不但可以有效减少由多层分解重构累积生成的误差，而且能够抑制误差放大。

对整数进制小波变换多尺度表达方法生成的DEM的分辨率进行了阐述，对该理论进行实验论证。为使论证分析具有普遍性，除了对本研究所构建的M进制多小波进行分析外，还考察了其它常用小波系统。同时，为了之后小波系统之间的比较分析，此处实验考察分析了二进制小波系统与四进制小波系统。对于参与比较的多小波系统，应合理的选择以使它们的平衡阶一致。因此，实验中选择了研究构建的3阶平衡四进制二重多小波系统与Selesnick构建的3阶平衡二进制二重小波（分别简称为4-band MWT与2-band MWT）。此外，为比较多小波与单小波相比所具有的优势，实验还选择了两个单小波系统，分别为二进制单小波与四进制单小波。

DEM尺度与分辨率有紧密联系，分析综合DEM的综合程度也可以有效评价DEM分辨率。因此以下除了考察各综合DEM空间域分辨率与频域有效最高频率的关系外，还分析了由不同方法获得的DEM相对于原始DEM的综合程度，以间接验证以上理论的有效性。

数据显示了不同方法所得综合结果的有效最高频率feff， 由以上理论推算出的分辨率lsam，以及由此求出的采样率fsam与feff的比值n。可以看出选择由理论推算的分辨率，各方法所得结果均满足采样定理要求，即所得n值大于2。同时各结果n值均与原始数据n值相近，显示了所得的DEM多尺度序列在采样率与feff关系上的协调性。因此，阐述的理论能够合理的确定由整数进制小波变换多尺度表达方法生成的DEM的分辨率。

由于其串行的工作模式，SARADC的速度较低，造成其应用受限。另一方面，随着ADC分辨率增大，对DAC电容的匹配精度要求提高，导致电容值急剧增大。这使得SARADC在高精度应用中受到功耗和速度的双重限制。针对这些问题，进行了深入的研究和讨论，包括非二进制编码原理、适用于非二进制量化的DAC结构、非二进制DAC的速度优化设计方案、电容失配的校正技术、异步时序电路的设计以及自校正带隙基准电路的设计等。

例如，对于一个基数为1.85的非二进制编码{0，1， 1， 0，1，1}，其对应的十进制数为1.854+ 1.853+ 1.85 + 1 ≈20.90。6位非二进制编码及其对应的十进制数表示是k<2和k>2两种情况下，6位非二进制编码与其对应的十进制数的关系。横轴是非二进制编码序列，例如{0，1， 0，0，0，0}是第16个非二进制编码，{1，1，1，1，1， 1}是第63个非二进制编码。

如果将非二进制编码应用于ADC的设计中，那么6位非二进制编码及其对应的十进制数表示中的纵轴表示输入信号，横轴表示与输入信号对应的数字编码。由6位非二进制编码及其对应的十进制数表示可见，当基数小于2 时，曲线出现了非单调性，当输入信号位于非单调区间时，有两个不同的编码与之对应，输入信号与输出编码的关系中；当基数大于2时，曲线出现了跳变，当输入信号位于跳变区间时，没有编码与之对应，得到输入信号与输出编码的关系。因此，只有基数小于2的非二进制编码才可以应用于ADC的设计。

在6位非二进制编码及其对应的十进制数表示中，从左往右的第一个非单调区间出现于编码001111和010000 之间（对应的非二进制编码序列是15和16）。这是因为，001111所表示的十进制数等于(001111)10=1.853+ 1.852+1.85+1≈12.60，而010000所表示的十进制数等于(010000)10=1.854≈11.71。由于(010000)10< (001111)10，因此曲线在此处呈现出非单调性。第二个非单调区间出现于编码011111和100000之间，原因是(100000)10≈21.67<(011111)10≈ 24.32。同理，第三个非单调区间出现于编码101111和110000之间。可见，在最高位和次高位发生进位时，曲线均会出现非单调性。

当基数小于2 时，相同位数的非二进制编码所能表达的十进制数范围比二进制编码小。在6位非二进制编码及其对应的十进制数表示中，全1编码对应的十进制数为45.99，小于二进制全1编码对应的十进制数 63。如果将 M 位非二进制编码应用于N位ADC的设计当中，非二进制编码的动态范围要与原N位二进制ADC一致。

SARADC的线性度取决于DAC中电容的匹配精度。对于二进制DAC，总电容值随分辨率的提高呈指数增长，因此对于高精度的SARADC（≥10位），为了减小面积和功耗，DAC通常采用分段电容阵列结构。两种常见的分段电容阵列，为方便起见，只画出了单端等效电路。二者均由一个M位的主DAC和一个L位的子DAC构成，总分辨率N=M+L。

传统的分段电容阵列采用了一个分数值的耦合电容，以保证主DAC左侧的等效电容CS等于单位电容CU。但分数值电容无法与单位电容形成匹配，误差较大。改进型的分段电容阵列它与前者的区别包括：采用单位电容作耦合电容，终端电容位于主DAC，只有主DAC的电容对输入信号进行采样。下面对其工作原理进行分析。主DAC左侧等效电容CS=(12-L)CU。

SARADC微分非线性（Differential Nonlinearity，DNL）最大的码字通常出现于最高位跳变处，即码字从011…11跳变为100…00。此时DAC的所有电容均需要切换，是涉及电容切换最多的点，每个电容的失配都会对DNL有所贡献。在最坏情况下，最高位电容偏大，其余所有电容均偏小，那么该码字的DNL将达到最大值。

研究了电容失配对SAR ADC非线性误差的影响，并以DNL为出发点，对不同分辨率以及不同结构的SAR ADC对电容匹配精度的要求进行了理论推导。

虽然非二进制SARADC相比二进制SARADC有较大的优势，但在采用分数权重的非二进制编码中，各个权重均为分数值，由此带来的弊端包括：

（1）分数电容无法由单位电容并联而成，相互之间独立存在，无法形成匹配，因此精度较差；

（2）非二进制编码不能直接输出，必须转换为二进制编码后才能作为ADC的最终量化结果；

（3）由非二进制DAC电容阵列可见，采用分数电容的非二进制DAC无法利用分段电容阵列来减小总电容值，随着ADC分辨率的增加，DAC的总电容和面积呈指数增长；

（4）由12位非二进制SARADC各位量化所需建立时间（k = 1.88）可见，第一位的冗余量最大，然而根据分析，量化第一位时对DAC建立精度的要求并不高，因此该位的冗余量被浪费掉了，没有被系统合理利用。

为了解决分数电容带来的问题，采用了基于整数权重的非二进制编码。非二进制编码的核心是使得输入输出特性曲线上出现非单调特性，从而引入冗余量。采用整数权重也可以达到同样的效果，只是各位权重需要独立进行设计。

介绍了使用单片IC精密电压频率转换器LM331与可编程间隔定时器8253组成ADC的两种方法。一种是直接测脉冲信号的须率实现A/D转换，可达11位二进制ADC的分辫率。另一种为测脉冲信号周期间接测频率来实现A/D转换，相当于15位一16位二进制ADC的分辫率。这两种方法定时准确、便于隔离，且可方便地与Intel的8080、8085、8088等徽处理机及Intel的各种单片机如MCS一48、MCS一51等接口。

在定时时间t内，计得被测信号的脉冲数N，求出信号频率Fout=N/t，而Fou正比V1N，从而完成一次A/D转换。用8253的计数器定时，计数器计数。8253计数器1对标准脉冲信号M倍分频，输出方波作为8253计数器。的门控信号GATEO，方波正半周的时间为定时时T1/2，在门控高电平时间内计数器计输入脉冲数N，则可求得计数器的输入脉冲频率Fout.。

VFC采用高速精密V/F转换电路，满度频率为100kHz，若时钟频率选6MHz，每秒转换25次，定时为20ms，满度时输入脉冲数字量2000士1，其百分分辨率是0.05%，相当于11位二进制ADC;若A/D转换速度降低一倍，分辨率可相当于12位二进制ADC。由ADC原理可以看出，计数器0计数时间严格受计数器输出方波正半周的控制，下跳沿来立即关门并将数据保存在8253计数器中。在中断服务程序中读得数据不受外中断响应时间的影响，定时绝对准确，与用8031内部定时器定相比，可避免由于定时器中断响应时间需3~8个机器周期所造成的定时误差，若方波半周期取20ms的整数倍，可有效地消除或减弱50周电网的干扰;由此电路明显可见VFC输出只需一个光电藕合电路即可达到数字系统与模拟输入相隔的目的，与双斜积分等其它ADC相比降低了隔离电路的成本，故该ADC最突出的特点是便隔离。

通过测量信号的周期，间接测量信号的频率。用被测信号周期定时，计定时内通过已知的标准脉冲数，求被测信号的频率，完成一次A/D转换。为提高分辨率，用8253的计数器将被测信号Fout.M倍分频并输出方波作为计数器0的门控信号GATEO，方波的周期为：

T1=M/Fout，

若8031晶振频率取12MHz，ALE、WR、一RD逻辑组合后与门输出标准信号频率为2MHz，可得到较高的分辨率。如VFC取精密电压频率转换电路，满度频率为10kHz，转换速度25次/秒，20ms的半周期内计得数字量N=40000士1，其百分分辨率可达0.0025%，相当于二进制的15位~16位ADC的分辨率。由此可见，在同样转换速度下，采用间接测频率实现A/D转换，百分分辨率可提高很多。

另外，间接测须率实现A/D转换电路采用较低速度的V/F转换电路，从而降低了对光藕电路的速度要求。VFC与8253组成的A/D转换电路，除具有易子隔离、精度高、价格低等优点外，还可与Intel的8080、8085、8088等微处理机以及Intel的各种单片机如MCS一48、MCS一51等接口，是一种很实用的A/D转换电路。