随着数字集成电路的发展 ,数字集成锁相环在低相噪、低杂波、捷变频雷达频率合成器中得到了广泛的应用。它具有简单、可靠、体积小、易于调试和模块化等优点。现代雷达变频间隔小 ,如采用前置分频器 ,环路总分频比太大 ,严重恶化输出的相位噪声。在反馈支路中使频率下移可有效地减小分频比。

频率合成器在通信 、雷达及电子对抗等系统中起着非常重要的作用 ,随着信息技术的不断发展 , 对合成器的指标要求也越来越高 。频率合成器应具有宽频带 、快速 、小步进 、低相噪 、低杂散等技术指标 ,这样才能满足整个系统的要求 。

频率范围为 4 ～ 16 GHz , 步进为 1 MHz 超宽带频率合成器应用于宽带接收机中作本振源 。由于综合器的相噪 、杂散直接影响接收机的动态范围 、倒易混频 、灵敏度等指标 ,所以这 2 项指标是综合器的关键指标 。由于输出频率非常高 , 采用单环锁相环实现低相噪指标是不可能的 。因为步进只有 1 MHz , 输出 16 GHz 时分频比 N =16 000 ,相位噪声恶化20 lgN =84 dB ,不能满足接收机所要求的指标 。只有尽可能减小分频比 ,以及采用低噪声器件 ,才能实现低相噪输出 。选择了类似于双环的混频式锁相环方案 , 并采用了梳妆谱发生器代替传统的大步进锁相环 , 减少了环路所带来的额外相位噪声 , 最终实现了合成器低相噪指标要求 。通过在混频环的混频输出后加可变分频器 ,实现了小步进输出 。

实现方案

合成器输出频率范围非常宽 , 达到 4 倍频程 。在这么宽的频率范围内单段很难实现 , 所以采用分2 段输出 。在低段 4 ～ 8 GHz 的倍频程频率范围内采用混频式锁相环方案实现 。高段 8 ～ 16 GHz 的频率范围通过低段 4 ～ 8 GHz 二倍频实现 。其整个实现方案如图 1 所示 。由于高段是通过低段倍频实现 ,高段步进为 1 MHz 时 , 则低段步进为 0. 5 MHz 。与传统的三环方案相比较 , 该方案简单许多 ,较好地解决了小步进及低分频比之间的矛盾 。低段的混频式锁相环部分是整个方案的核心部分 。混频式锁相环方案主要有晶振 、梳状谱发生器 、混频环3 部分组成 。混频环输出和梳状谱输出混频滤波后再分频输出与晶振分频输出鉴相 , 使环路输出最终锁定在所要求的频率。

选用 100 MHz 超低相噪恒温晶体振荡器 , 其典型相位噪声指标 为 : -130 dBc/Hz (@100 Hz ) ,-145 dBc/Hz( @1 kHz) , -155 dBc/Hz ( @10 kHz) 。梳状谱发生器采用阶跃恢复二极管实现倍频 , 步进为 200 MHz ,其最大倍频次数只有 78 。由于频率太高 ,受现有器件的限制 ,单环锁相环不容易实现大步进输出 ,而且还会引入额外的相位噪声 ,所以采用倍频方案更合适 。混频环部分的环内最大分频比虽然为 400 , 但是由于采用了超低相噪的鉴相器 ,所以输出仍然可以保证低相噪指标 , 同时又实现了小步进指标。

混频环锁相部分实现

混频环锁相器采用大规模集成电路ADF4106BRU 实现 ,该器件主要特点是集成度高 , 体积小 ,功耗低 ,本底相位噪声非常低 。其内部主要集成了数字鉴相器 、电荷泵 、参考分频器 、双模前置分频器 、 A 计数器及 B 计数器 。由于集成度非常高 ,大大减少了外围电路 , 该器件采用了 TSSOP16 脚封装 ,体积非常小 ,这样就可使整个电路板做小 。在 0. 5 MHz鉴相频率时 ,其本底相噪指标可达到 -162 dBc/Hz ,这样就保证了输出得到很低的相噪指标 。其本底相噪指标较以往常用的锁相集成电路高很多 。由于 ADF4106BRU 采用了电荷泵 ,其鉴相输出为电流, 主要功能为实现环路滤波及实现电流到电压的转换 。与经常运用的电压型二阶有源滤波器有区别 。由于外接振荡器电压控制范围非常宽 ,所以采用了有源滤 波 器 。 计 算出环路参数 ,并可 根据 相位噪声及相位余量等指标进行优化 , 得到最佳的 1组环路参数 。YTO振荡器粗调电压可加快频率转换时间 , 并防止环路错锁 。由锁相环理论可知 , 粗调电压引入的为高通型噪声 , 为了加强对粗调电压引入噪声的抑制 ,需要环路带宽要宽一些 ,即其中环路自由振荡频率 ω n 设计的要较大 。这样既可加强对粗调电压引入噪声的抑制 ,又可加快环路的换频时间 。另外为了加强对鉴相频率的抑制 ,在环路滤波器后面加入一级 LC 低通滤波器 。LC 低通的截止频率要远大于环路自由振荡振荡频率 ω n ,这样其对环路相位余量的影响可忽略不计 。

混频环振荡器部分实现

由于混频环振荡器需要倍频程的频率范围 ,在这么高的频率上 , 普通 VCO 很难实现倍频程的频率范围 ,只能采用分段实现 , 但这样会使实现方案复杂 。本次设计采用了 YIG 调谐振荡器 , 简称 YTO 。YTO的突出优点是频带宽 , 线性度好 , 频谱纯度较好 ,这是普通的 VCO 所无法比拟的 ,其中 , YTO 的相位噪声远低于普通 VCO 。在输出频率为 4 ～ 8 GHz时 ,其典型相噪指标为 : -100 dBc/Hz( @10 kHz) ,-120 dBc /Hz( @100 kHz) 。

YTO是以 YIG 小球为谐振子 , 微波晶体管为有源器件的振荡器 , 其输出频率与内部调谐磁场有很好的线性关系 。内部调谐磁场主要由主线圈和副线圈( FM 线圈) 组成 , 前者感抗大 , 调谐慢 , 但灵敏度高 ,可用作粗调 ; 后者感抗小 ,调谐范围窄但调谐速度快 ,可用作细调 。二者结合使用 ,有利于在既需要大范围调谐又需要快速修正的微波频率合成器中应用 。其中粗调端接系统控制部分产生的预制电压 ,细调端接环路滤波器输出 。

梳状谱发生器实现

梳状谱发生器实质就是倍频器 ,倍频器的原理就是利用器件的非线性产生谐波 , 目前常用的倍频器件有变容二极管及阶跃恢复二极管 。阶跃恢复二极管同变容二极管相比 ,倍频效率高 ,更适宜高次倍频 。阶跃恢复二极管 , 其缩写为 SRD ,结构类似于变容二极管 。在正弦信号下 ,它会呈现与普通二极管不同的电流波形 , 对于普通二极管正向时导通 , 反向截止 ,而阶跃恢复二极管在电压反向时 ,并不立即截止 , 继续有很大的反向电流流通 ,直到某一时刻才迅速跳变至截止 , 形成一个很陡峭的阶跃 。这一阶跃包含丰富的高次谐波分量 , 只要电路设计合适 , 就可从输出电路中获得所需要的高次谐波 , 从而实现高次倍频 。

梳状谱发生器主要包括偏置电路 、匹配电路 、谐振电路 、脉冲产生几部分组成 。梳状谱发生器后面接 YIG 滤波器 ,通过精确控制 YIG 滤波器的选择电压 ,就可以输出所要求的频率 。与采用滤波器组相比 ,实现更加简单 ,控制更方便 。

由于整个环路输出的相噪指标主要取决于梳状谱发生器的相噪指标 , 而梳状谱发生器的相噪指标基本符合 20 lgN 的相噪恶化 , 由电路引入的附加噪声很小 。其中 N 为输出频率与晶振的倍频比 。100 MHz 晶振 的 相位 噪声 指 标为 -155 dBc/Hz(@10 kHz) , 梳 状 谱 的 倍 频 次 数 最 多 达 到7 800/100 =78 , 则相应的相位噪声指标为 -155 +20lg78 =-117 dBc/Hz 。如果选择单环方案 , 分频比将高达 8 000/0. 5 =16 000 , 相噪将恶化 20lg16 000 =84 dB ,最终相噪只能达到 -155 +84 =-71 dBc/Hz 。

二倍频器实现

4 ～ 8 GHz 输出经二倍频器后得到 8 ～ 16 GHz 的高段输出 。二倍频器采用HMC204C8 实现 ,该器件为 8 脚贴装小封装 ,输入频率范围为 4 ～8 GHz , 采用无源电路设计 , 典型输入信号电平为+15 dBm , 使用 非常 简单 。 带 外杂 波抑 制可 达40 dBc ,变频损耗 16 dB , 输入输出无需额外匹配电路 ,使用非常简单 。

锁相环路是实现相位自动锁定的控制系统 , 也就是说锁相环属于自动控制系统 。根据自动控制理论及各部分的数学模型 ,就可以得到锁相环的线性相位模型及传递函数 ,进而推导得出锁相环总输出相位噪声功率谱密度公式 。其公式及推导过程在参考文献中都可以查到 ,这里就不再赘述 。根据公式可知 ,晶振 、鉴相器 、运放 、混频器 、梳状谱发生器为低通型噪声 ,振荡器 、预制电压为高通型噪声 。具体分析如下 :

①对晶振分频后输出噪声 、鉴相器 、运放输出噪声 ,混频环相当于低通滤波器 ,在环路带宽内 , 噪声恶化 20lgA , 在环路带宽外被抑制 。低通滤波器的传递函数为混频环的传递函数 H( S), 其中 A 为混频输出后的分频比 ;

②对梳状谱发生器输出噪声 、混频器输出噪声混频环相当于低通滤波器 ,其传递函数为 H( S), 在环路带宽内 ,噪声不会恶化 ,在环路带宽外被抑制 。这也是混频环能够降低相位噪声的主要原因 。

③对振荡器输出噪声 、预制电压引入的噪声 , 环路相当于高通滤波器 , 其传递函数为 1 -H( S), 在环路带宽内被抑制 , 在环路带宽外 ,噪声保留不变 。由于混频器及运放引入的相噪很小 , 基本上可忽略不计 。从上面分析可以得知 , 环路带宽内的相位噪声主要取决于晶振 、鉴相器本底噪声及梳状谱输出噪声 ,环路带宽外的相位噪声主要取决于振荡器的噪声 。混频环的杂散主要有鉴相频率的泄漏 , 梳状谱输出泄漏以及由于混频器引起的组合干扰问题 。对于鉴相频率的抑制可通过增加辅助 LC 低通滤波器解决 。通过在混频器部分增加射频放大器提高隔离度 ,以及梳状谱输出作为信号端 ,并且输出幅度尽量小 ,混频输出后加强滤波 ,空间合理布局以及加强屏蔽等措施可增加对梳状谱输出泄漏的抑制及组合干扰的抑制 。

根据自动控制理论可知 , 锁相环存在一个是否稳定的问题 。混频环只有合适的稳定余量才能保证整个环路工作稳定可靠 , 并能得到好的频谱曲线 。通过对环路的稳定性分析 ,还可以解决环路设计中的许多问题 。例如当稳定余量不足时 , 环路带宽处就会出现鼓包 , 使输出频谱曲线变差 。判断环路是否稳定有多种方法 ,由于波特准则简单方便 ,所以在锁相环的稳定性分析中多采用波特准则 。相位余量一般取 30° ～ 60° 的范围 。环路稳定性与鉴相频率的抑制二者之间存在矛盾 ,设计时需要折衷考虑 。通过频谱仪对输出进行测试 ,合成器主要技术指为 : 频率范围 4～ 16 GHz ,频率步进 1 MHz，相位噪声小于 -90 dBc/Hz(@ 10 kHz) ,杂波抑制小于 -70 dBc 。

在极高频段内实现宽带的低相噪频率合成有一定的难度 ,通过混频式锁相环技术 , 大大降低了环路内的分频比 ,在理论上保证了低相噪的可能性 。通过采用 YTO 实现了在极高频段内实现了宽带低相位噪声振荡器 ,以及选用超低本底相噪鉴相器及低相噪晶振 ,从而在器件上保证了宽带低相噪频率合成器的实现 。在进行结构及印制板设计时 , 要充分考虑整体的电磁兼容问题 ,才能得到好的杂散指标。

数字式频率综合器一般由可变分频器、鉴频— 鉴相器及环路滤波器、 V CO等电路组成。为了缩小体积 ,目前往往除 V CO外 ,将其余部分均集成在一块集成电路里。这些集成锁相环的资料里 ,环路滤波器都用有源低通滤波器。 于是在很多应用中 ,频率综合器的输出相噪都受到限制 ,达不到最佳状态。

在大量工程应用的基础上 ,对该部分进行了改造 ,使用无源低通比例积分滤波器来替代有源低通滤波器 ,使锁相环的输出相噪改善 10dB左右 ,达到了低相噪的目的。一般使用数字式频率综合器都是为了满足输出频带宽、频率步进小、多点频率工作的要求。如果要求一个频率点工作 ,或者几个频率点、频率步进大的情况下使用 ,采用直接合成方案可能更好。分析一种低相噪、宽频带输出、小频率步进锁相环的设计。要求输出频带宽 ,则V CO的输出频带必须宽 ,同时 V CO压控灵敏度的线性必须好。 这样 V CO压控灵敏度很高 ,使得整个锁相环路的增益很高 ,已满足高增益环路的要求 ,所以不需要再用有源滤波器 ,大量资料提供的环路滤波器均为有源滤波器 ,所以使整个环路的相噪没有设计到最佳状态。近几年来 ,大量设计均使用了无源比例低通滤波器 ,外加低增益直放的方案。 使数字锁相环的输出相噪大大的改善。