双极集成电路是指以通常的NPN或PNP型双极型晶体管为基础的单片集成电路。它是1958年世界上最早制成的集成电路。双极型集成电路主要以硅材料为衬底，在平面工艺基础上采用埋层工艺和隔离技术，以双极型晶体管为基础元件。

RC的值大小合适，OC门连在一起才能正常工作。RC的数值可以在很大的范围之间选择，一般可以在1kW~100 kW。RC选取较小值，输出的上升沿较小；选取较大值，输出的上升沿较大，需要根据实际需要进行确定。

三态与非门与一般与非门不同，它的输出端除了可以出现高电平、低电平外，还可以出现第三种状态——高阻状态，或称禁止状态。

（1）三态与非门的结构和工作原理

图3(a)的右半部分就是一个与非门，左半部分是一个非门，非门的输入端是， (Enable)称为使能端，在本电路中是低电平有效。当=0时，左侧的非门输出一个高电平给右侧的与非门。这时，二极管VD截止不起作用，右边的与非门将按照与非的逻辑关系把输入信号uI1和uI2传送到输出端，即当=0时，。当=1时，应该是第三种高阻状态。=1使非门输出一个低电平给与非门，与非门的输入端有一个是低电平，这个低电平，应该使与非门输出高电平，即与非门输出级的VT′5是截止的。这时只要将与非门输出级的上拉部分截止，就可以获得VT′3和VT′5都截止的高阻状态。非门输出低电平，二极管VD导通，这时U′b3≈1V，所以VT′3和VD′4截止。这时从输出端看进去，VT′3、VD′4和VT′5均截止，电路处于高阻状态。

因此我们把三态门按与非逻辑功能工作的状态叫作三态门的工作状态。左边的非门叫作三态门的控制部份，使能端可以是低电平有效，也可以是高电平有效，这在逻辑符号上有一些不同，见图18-3-3(b)。图18-3-3(b)上面一个是使能端=0为工作状态；下面的一个是使能端EN=1为工作状态。图18-3-3(a)的电路对应的是使能端低电平为工作状态。

现行国标三态门的逻辑符号，在输出端边框线内侧加一个等边三角形，一角向下。EN为使能端，有空心小圆者，代表EN低电平使能；无空心小圆者，代表EN高电平使能。高阻状态常用字母Z表示。

（2）三态门的应用

三态门在数字电路中是一种重要的器件，它大多挂接在一组总线（Bus）上，以实现不同数字部件之间的数据传输，见图4。

图4(a)的电路可实现数据的双向传输，当控制端C=0时，三态门G1工作，G2高阻，数据由A传输到B。当C=1时，G2工作，G1高阻，数据由B传输到A。图4(b)是数据的总线传输方式，若干个三态门挂在一条传输线上，其中一个是工作状态，其余的是高阻状态，这样数据就可以向接收端传输。这些三态门采用分时的工作方式，可以使用同一条传输线传输数据。如果这些三态门具有双向功能，每一个三态门既可以发送数据，也可以接收数据。

三态门的特点是输出端除了高电平、低电平两种状态外还有第三种状态：高阻状态或禁止状态。

在半导体内，多数载流子和少数载流子两种极性的载流子（空穴和电子）都参与有源元件的导电，如通常的NPN或PNP双极型晶体管。以这类晶体管为基础的单片集成电路，称为双极型集成电路。

以通常的NPN或PNP型双极型晶体管为基础的单片集成电路。它是1958年世界上最早制成的集成电路。双极型集成电路主要以硅材料为衬底，在平面工艺基础上采用埋层工艺和隔离技术，以双极型晶体管为基础元件。按功能可分为数字集成电路和模拟集成电路两类。在数字集成电路的发展过程中，曾出现了多种不同类型的电路形式，典型的双极型数字集成电路主要有晶体管-晶体管逻辑电路(TTL)，发射极耦合逻辑电路(ECL)，集成注入逻辑电路(I2L)。TTL电路形式发展较早，工艺比较成熟。ECL电路速度快，但功耗大。I2L电路速度较慢，但集成密度高。

同金属-氧化物-半导体集成电路相比，双极型集成电路速度快，广泛地应用于模拟集成电路和数字集成电路。

双极型集成电路是最早制成集成化的电路，出现于1958年。双极型集成电路主要以硅材料为衬底，在平面工艺基础上采用埋层工艺和隔离技术，以双极型晶体管为基础元件。它包括数字集成电路和线性集成电路两类。[1]

双极型集成电路是在硅平面晶体管的基础上发展起来的，最早的是双极型数字逻辑集成电路。在数字逻辑集成电路的发展过程中，曾出现过多种不同类型的电路形式。常见的双极型集成电路可分类如下。

DCTL电路是第一种双极型数字逻辑集成电路，因存在严重的“抢电流”问题（见电阻-晶体管逻辑电路)而不实用。RTL电路是第一种有实用价值的双极型集成电路。早期的数字逻辑系统曾采用过 RTL电路，后因基极输入回路上有电阻存在，限制了开关速度。此外，RTL逻辑电路的抗干扰的性能较差，使用时负载又不能多，因而被淘汰。电阻-电容-晶体管逻辑电路（RCTL）是为了改善RTL电路的开关速度而提出来的，即在RTL电路的电阻上并接电容。实际上 RCTL电路也未得到发展。DTL电路是继 RTL电路之后为提高逻辑电路抗干扰能力而提出来的。DTL电路在线路上采用了电平位移二极管，抗干扰能力可用电平位移二极管的个数来调节。常用的 DTL电路的电平位移二极管，是用两个硅二极管串接而成，其抗干扰能力可提高到1.4伏左右（见二极管-晶体管逻辑电路）。HTL电路是在 DTL电路的基础上派生出来的。HTL电路采用反接的齐纳二极管代替DTL电路的电平位移二极管，使电路的阈值提高到约7.4伏左右（见高阈值逻辑电路)。可变阈值逻辑电路（VTL)也是DTL电路系列中的另一种变形电路。阈值逻辑电路（TLC)是 HTL和VTL逻辑电路的总称。TTL逻辑电路是在DTL逻辑电路基础上演变而来，于1962年研制成功。为了提高开关速度和降低电路功耗，TTL电路在线路结构上经历了三代电路形式的改进（见晶体管-晶体管逻辑电路)。

以上均属饱和型电路。在进一步探索提高饱和型电路开关速度的同时，发现晶体管多余载流子的存储效应是一个极重要的障碍。存储现象实质上是电路在开关转换过程中由多余载流子所引起。要提高电路开关速度，除了减少晶体管PN结电容，或者设法缩短多余载流子的寿命以外，就得减少和消除晶体管内载流子存储现象。60年代末和70年代初，人们开始在集成电路中利用熟知的肖特基效应。在TTL电路上制备肖特基势垒二极管，把它并接在原有晶体管的基极和集电极上，使晶体管开关时间缩短到1纳秒左右；带肖特基势垒二极管箝位的TTL门电路的平均传输延迟时间达2～4纳秒。

肖特基势垒二极管-晶体管-晶体管逻辑电路（STTL）属于第三代 TTL电路。它在线路上采用了肖特基势垒二极管箝位方法，使晶体管处于临界饱和状态，从而消除和避免了载流子存储效应。与此同时，在TTL电路与非门输出级倒相器的基极引入晶体管分流器，可以改善与非门特性。三极管带有肖特基势垒二极管，可避免进入饱和区，具有高速性能；输出管加上分流器，可保持输出级倒相的抗饱和程度。这类双极型集成电路，已不再属于饱和型集成电路，而属于另一类开关速度快得多的抗饱和型集成电路。

发射极耦合逻辑电路（ECL）是电流型逻辑电路（CML）。这是一种电流开关电路，电路的晶体管工作在非饱和状态，电路的开关速度比通常TTL电路又快几倍。ECL逻辑电路把电路开关速度提高到 1纳秒左右，大大超过 TTL和STTL电路。ECL电路的出现，使双极型集成电路进入超高速电路范围。

集成注入逻辑电路 (I2L)又称合并晶体管逻辑电路（MTL），是70年代研制成的。在双极型集成电路中，I2L电路的集成密度是最高的。

三层结构逻辑电路（3TL）是1976年中国在I2L电路的基础上改进而成，因有三层结构而得名。3TL逻辑电路采用NPN管为电流源，输出管采用金属做集电极（PNM），不同于I2L结构。

多元逻辑电路（DYL）和双层逻辑电路（DLL），是1978年中国研制成功的新型逻辑电路。DYL逻辑电路线性与或门，能同时实现开关逻辑和线性逻辑处理功能。DLL电路是通过ECL和TTL逻辑电路双信息内部变换来实现电路逻辑功能的。

此外，在双极型集成电路发展过程中，还有许多其他型式的电路。例如，发射极功能逻辑电路（EFL）、互补晶体管逻辑电路（CTL）、抗辐照互补恒流逻辑电路（C3L）、电流参差逻辑电路（CHL）、三态逻辑电路（TSL）和非阈值逻辑电路（NTL）等。[1]

双极型集成电路的制造工艺，是在平面工艺基础上发展起来的。与制造单个双极型晶体管的平面工艺相比，具有若干工艺上的特点。

双极型集成电路

一个NPN晶体管和一个负载电阻R。原始材料是直径为75～150毫米掺P型杂质的硅单晶棒，电阻率ρ=10欧·厘米左右。其工艺流程是：先经过切片、研磨和抛光等工艺（是硅片制备工艺）制备成厚度约300～500微米的圆形硅片作为衬底，然后进行外延生长、氧化、光刻、扩散、蒸发、压焊和多次硅片清洗，最后进行表面钝化和成品封装。

制作双极型集成电路芯片需要经过 5次氧化，对氧化硅（SiO2）薄层进行5次光刻，刻蚀出供扩散掺杂用的图形窗口。最后还经过两次光刻，刻蚀出金属铝互连布线和钝化后用于压焊点的窗口。因此，整套双极型集成电路掩模版共有 7块。即使通常省去钝化工艺，也需要进行6次光刻，需要6块掩模版。