差分时钟是将数据从源传送到目的地有两种常用的电气方法。一种方法使用“单端”发信号概念，它在发射机和接收机之间使用两个导体。

它使用专用的信号线从发射机发送信号给接收机，以及一个普通的、供所有信号公用的地回路。另一种方法是差分发信号，从发射机发给接收机的信号是真实的、补充性的。尽管这也在发射机和接收机之间使用两个导体，但是它们传播有效信号，任何一个不会和其它信号共用。差分发信号使用的信号线路是单端发信号的两倍。 差分发信号与单端发信号相比，有很多重要优点，这是因为差分接收机可抑制在两条线路都相同的任何信号。这种能力常称为共模噪声抑制。因为接收机仅对两个输入之间的差值敏感，因此共模抑制会出现。当两个差分通路连接得非常近时，这两个信号上的噪声将非常明显，并在目的地被抑制。使用单端方法，在信号线上外部噪声将非常明显。因为差分信号方法抑制共模噪声信号，则低压电平可用于可靠的串行数据传输。用于差分信号的低压的另一优点是可比较的功率电平被降低。在近几年，差分PECL、LVPECL和LVDS时钟成为对高速逻辑电路定时的非常流行的方法。