模拟信号只有通过A/D转化为数字信号后才能用软件进行处理，这一切都是通过A/D转换器（ADC）来实现的。与模数转换相对应的是数模转换，数模转换是模数转换的逆过程，接下来本文将主要介绍几种模数转换的方法以及模数转换器的参数等。
简介
与传统无线电不同，软件无线电要求尽可能地以数字形式处理无线信号，因此必须将A/D和D/A转换器尽可能地向天线端推移，这就对A/D和D/A转换器的性能提出了更高的要求。主要体现在两个方面。
（1）采样速率。依据采样定理，A/D转换器的抽样频率fs应大于2Wa（Wa为被采样信号的带宽）。在实际中，由于A/D转换器件的非线性、量化噪声、失真及接收机噪声等因素的影响，一般选取fs>2.5Wa。
（2）分辨率。采样值的位数的选取需要满足一定的动态范围及数字部分处理精度的要求，一般分辨率80dB的动态范围要求下不能低于12位。
模数变换方法
软件无线电对模数变换的技术要求包括以下几个方面：
（1）采样方法应满足采样定理，适当加入抗混迭滤波器；
（2）宽带化，如在中频对模拟信号进行数字化，信号带宽通常在十几到几十兆赫兹；
（3）保持较高的信号动态范围；
（4）高采样率，应尽量在中频或射频工作，以尽可能保证整机的软件化处理；
（5）减少量化噪声。
模数变换主要是对模拟信号进行采样，然后量化编码为二进制数字信号；数模变换是模数变换的逆过程，主要是将当前数字信号重建为模拟信号。下面主要介绍采样和重建的方法。
1．低通采样
低通采样定理表述如下。
一个频带限制在（0，fH）内的连续信号x(t)，如果抽样频率fs大于或等于2fH，则可以由抽样序列{x(nTs)}无失真地重建恢复原始信号x(t)。
由低通采样定理可知，若抽样频率fs<2fH，则会产生失真，这种失真称为混叠失真。
下面对低通采样定理进行简单的证明。
设为低通信号，抽样脉冲序列是一个周期性冲击函数δT(t)。抽样过程x(t)是与δT(t)相乘的过程，即抽样后信号xs(t)=x(t)δT(t)。由频域卷积定理可知：
（2.36）
其中，X(ω)为低通信号的频谱。
（2.37）
所以
（2.38）
可知，在ωs≥2ωH的条件下，周期性频谱无混叠现象。于是，经过截止频率为的理想低通滤波器后，可无失真地恢复原始信号，如图1所示。
图1采样前后频谱对比图
如果ωs<2ωH，则频谱间出现混叠现象。此时不可能无失真地重建原始信号。
对于低通采样的软件无线电接收机，可以根据低通采样定理设计模型。假设接收机所要求的最低和最高频率分别为fmin和fmax，考虑前置超宽带滤波器的矩形系数r，则有：
fs>2rfmax （2.39）
一般而言，软件无线电接收机的工作频带很宽，这就要求A/D采样也必须达到相应的速度以满足其要求。例如，当fmax=1GHz，r=4时，fs≥8GHz。即使允许过渡带混叠，最低采样速率也应满足：fs≥(r+1)fmax=5GHz。目前的ADC尚无法达到如此高的采样率。在此基础上，如果要求A/D具有很大的动态范围，则实现会更加困难。同时，超宽带滤波器、放大器实现难度也较大。
综上，基于低通采样理论的射频低通采样的方式，由于受到ADC器件制造水平的限制，在软件无线电中很难达到所需的性能。
2．内插公式
D/A是A/D的逆过程，主要是对数字信号进行内插以得到模拟信号。如果从频域角度看信号的重建，那么采样后的信号经过传递函数为H(ω)的理想低通滤波器后，其频谱为：
（2.40）
其中，
（2.41）
从时域角度，重建信号可以表示为：
（2.42）
式（2.42）即为采样信号的重建公式（或称为内插公式）。
3．带通采样
低通采样定理主要解决的是频谱分布在（0, fH）上的基带信号的采样问题。对于频谱分布在（fL,fH ），且满足fH>>B=fH-fL的信号，低通采样所要求的采样频率很高，以致难以实现。为解决这个问题，可采用欠采样的方法。带通采样是一种常用的欠采样形式。
带通采样定理描述如下。
设有一个频率带限信号x(t)，其频带限制在（fL,fH ）内，如果其采样速率fs满足：
（2.43）
式中B=fH-fL，M=[fH/(fH-fL)]-N，N为不超过fH/(fH-fL)的最大正整数，则用fs进行等间隔采样得到的信号采样值{x(nTs)}能准确地确定原信号x(t)。
由于带通采样定理的特点，它只适用于占据一个频带的信号，而不允许在不同的频带上同时存在信号，否则将会引起信号混叠。然而在实际系统中，许多时候需要处理的信号在不同的频带上均有一定的分量。为解决这一问题，可引入抗混叠滤波器。其理想的处理方法为：当需要对某一带通信号进行采样时，可先通过抗混叠滤波器将其调制到所感兴趣的带通信号的中心频率上，滤出所需要的带通信号，然后再通过带通采样定理进行采样。其模型如图2所示。
图2理想带通采样模型
这种理想的带通采样模型存在着两方面的限制，主要表现在：
（1）如果带通采样的频段范围较宽，则要求ADC也必须具有较大的工作带宽；
（2）针对不同频率信号的带通采样要求，ADC之前的抗混叠滤波器必须是可调抗混叠跟踪滤波器。
为解决上述问题，在实际应用中，可以采用前端超外差接收机模型。其特点为：射频信号先通过与一个本振信号进行混频，变成统一的中频信号，然后进行滤波和带通采样。其结构如图3所示。
图3超外差接收机模型
图3中，fc=fL-f1，通过改变本振频率fL就可以将不同频率的f1信号变换为统一的频率为fc的中频信号，这样ADC前的抗混叠滤波器就更容易实现了。然而，这种超外差中频数字化接收体制也存在着一定的缺陷，表现为由于模拟信号处理环节过多，导致适应性不强，可扩展性差。
适用于软件无线电的宽带数字中频接收机是对传统的超外差数字中频接收机的一种革新。二者的主要区别为前者的中频带宽为宽带结构，而后者为窄带结构。软件无线电的宽带数字中频接收机比理想带通采样模型复杂，通过相对复杂的射频前端把射频信号变换为中心频率和带宽适中的宽带中频信号，因而大大减轻了后续A/D采样数字化的负担。这种结构改善了窄带数字中频接收机对信号环境的适应性和可扩展性，对器件的性能要求较低，在目前的技术条件下，是软件无线电接收机主要的实现方案。
4．过采样
以远大于低通采样率进行采样的方法称为过采样技术。采用过采样技术会带来以下两个好处。
（1）高速采样可降低对前级抗混叠滤波器性能的设计要求。采样率越高，则采样后频域中相邻的两个周期性频谱之间的间隔越大。因此即使前级滤波器在截止频率附近的阻带衰减不足，所产生的混叠效应也会减轻，相应的恢复后信号的失真也会减小。
（2）高速采样可提高信噪比。由于存在着量化噪声，ADC的信噪比近似表示为：
（2.44）
其中，N为ADC的分辨率，fs为采样速率，fmax为输入模拟信号的最大频率。由式（2.44）可见，采样率每提高一倍，信噪比增加3dB。
转换器的参数
1．采样速率和分辨率
对于ADC而言，采样速率和分辨率是两个非常重要的指标参数。其中，采样速率表示模拟信号转换为数字信号的速率，与ADC器件的制造技术有关，取决于ADC中比较器所能提供的判断能力。分辨率表示模拟信号转换为数字信号后的比特数。
一般而言，采样速率和分辨率是互相制约的关系。采样速率每提高一倍，分辨率大约损失1bit。这主要是由于采样时刻的抖动，即孔径抖动或称为孔径不定性。
分辨率直接决定了ADC的量化电平，即ADC能够分辨的最小模拟信号电平值。假设ADC的输入电压范围为（−V，V），分辨率为N（bit），则该ADC拥有有个2N量化电平，且量化电平为：
ΔV=2V/2N（2.45）
ΔV也可以称为转换精度。由上面的公式可见，ADC的分辨率越高，电压输入范围越小，则它的转换精度越高。
2．信噪比
ADC的信噪比（SNR）反映了量化过程中产生的无噪声信号部分的均方根值和量化噪声的均方根值的比值。若输入信号为归一化的正弦波1/2sin(ωt+ψ)，则可以通过如下公式来确定SNR的大小：
（2.46）
其中，N为ADC的分辨率。由此可知，ADC的信噪比主要取决于分辨率，分辨率每增加一位，ADC的信噪比将增加6dB。但是随着分辨率的提高，ADC的量化电平变得更小，采样过程更容易被干扰。
3．有效转换位数
对于实际的A/D变换系统，由于存在着电噪声、外界干扰和模拟电路的非线性畸变等因素的影响，仅以理想的分辨率来度量系统性能是不够的。为更好地反映系统系能，可以在测量得到SNR的基础上，将上述因素按量化噪声进行折算，推导出系统的有效转换位数（ENOB）。其计算公式如下：
（2.47）
ENOB表示了理想的ADC器件为达到实际的SNR所需要具有的分辨率的大小。ADC器件指标中ENOB与分辨率的差别，反映了由于误差源引起的SNR下降所造成的采样精度下降的程度。
4．无失真动态范围
无失真动态范围（SFDR，Spurious-FreeDynamicRange）表示ADC在强信号干扰下检测微弱信号的能力，在有的书中也被称为无杂散动态范围或无寄生动态范围。SFDR可以按两种方式进行定义：
（1）定义为满量程（FS）信号的均方根值与输出信号中最大寄生信号的均方根值的比值，用dBFS表示；
（2）定义为输入信号幅度的均方根值与输出信号中最大寄生信号的均方根值的比值，表示为dBc。
在理想情况下，SFDR的最大值出现在满幅度输入的情况下。在实际情况中，SFDR的最大值比满幅度输入至少低几个dB，这是由于在输入信号幅度接近满幅度时ADC的非线性及失真现象将更加严重。因此，在实际中，应避免使ADC输入信号幅度接近满幅度。
5．孔径误差
在理想情况下，采样过程是瞬间完成的。然而，对于实际的A/D变换过程，从发出采样命令到实际开始采样需要一定的时间，即实际采样点与理想采样点之间存在着一定的时间延迟，称为孔径时间（ApertureTime）。对于一个动态模拟信号，在ADC接通的孔径时间里，输入的模拟信号值是不确定的，从而引起输出的不确定误差，这就是所谓的孔径误差。孔径误差会导致ADC采样精度和信噪比的下降，且与被采样信号的频率f成正比。
假设输入信号是一频率为f的正弦信号，
（2.48）
信号电压变化最大的时刻发生在信号的过零点处，即：
（2.49）
假设模数转换器的转换时间为tcon，则在转换时间内可能出现的最大孔径误差为：
（2.50）
最大相对孔径误差为：
（2.51）
6．非线性误差
非线性误差是转换器的重要精度指标，表示了ADC实际转换值与理论转换值之间的差别。非线性误差主要包括两类：差分非线性（DNL，DifferentialNon-Linearity）误差和积分非线性（INL，IntegralNon-Linearity）误差。
差分非线性误差（DNL）是指ADC实际的量化电平与理论的量化电平之间的差异，这主要由于A/D本身的电路结构和制造工艺等原因，引起在量程中某些点的量化电压和标准的量化电压不一致而造成的。DNL引起的失真分量与输入信号的幅度和非线性出现的位置有关，通常用和理想电平相差的百分比来表示。
积分非线性误差（INL）是指ADC实际转换特性函数曲线与理想转换特性直线之间的最大偏差，主要是由于A/D模拟前端、采样保持器及ADC的传递函数的非线性所造成的。理想转换特性直线可以利用最小均方算法得到，而INL引起的各阶失真分量的幅度随输入信号的幅度变化。如果输入信号每增加1dB，则二阶交调失真分量增加2dB，三阶交调失真分量增加3dB。
7．互调失真
当两个正弦信号、同时输入ADC时，由于器件的非线性，其输出频谱除了含有这两个频率的分量之外，还将产生许多失真产物，由此所造成的失真称为互调失真（IMD，InterModulationDistortion），其中m+n的数值表示失真的阶数。在所有的互调失真中，二阶和三阶的互调产物最为重要。前者容易通过数字滤波器滤除，而后者由于与、离得很近而很难滤除。
一般采用二阶截获点和三阶截获点来度量互调失真。然而，对于ADC，由于其限幅的特性，二阶截获点和三阶截获点并不适用，因此在ADC中也并没有指定。在这种情况下，双音SFDR是最适合度量ADC失真程度的指标。
8．谐波失真
由于ADC非线性的影响，其输出的频谱中出现许多输入信号的高次谐波，这些高次谐波分量称为谐波失真分量，由此所造成的失真称为谐波失真（THD，TotalHarmonicDistortion）。谐波失真和互调失真是两个不同的概念，前者是对原信号波形的扭曲，即使是单一频率信号通过ADC也会产生这种现象，而后者却是不同频率之间的互相干扰和影响。
度量ADC的谐波失真的方法很多，通常可利用离散傅里叶变换（DFT）测出各次谐波分量的大小。DFT算法的表达式如下：
（2.52）
其中，为输入序列，N为变换的点数。总的谐波失真DTH指标可以用下式表示：
（2.53）
式中，为输入信号的幅度（有效值），v2、v3、…、vn分别为2次、3次、…、n次谐波的幅度（有效值）。在实际应用中，通常取n的值为5或6。
9．全功率输入带宽
全功率输入带宽（FullPowerAnalogInputBandwidth）是指当ADC输出信号幅度低于最大输出电平3dB时的输入信号频率范围。一般采样速率越高，全功率输入带宽就越宽。对于ADC而言，被采样信号的带宽必须在全功率输入带宽之内，否则在模拟输入带宽之外的频率成分因衰减过多而无法正确地反映原始信号。
通用模数/数模转换结构
软件无线电中通常采用的ADC和DAC的结构包括以下4种类型：
（1）并行结构，包括Flash-ADC和串状DAC；
（2）分段结构，包括折叠内插ADC和“分段”梯形DAC；
（3）迭代结构，包括分区ADC、流水线型ADC、逐次逼近型ADC；
（4）Σ-△结构，包括Σ-△ADC和DAC。
下面以ADC为例对以上几种结构进行介绍。
1．并行结构
并行结构的数据转换器的基本思想是：同时比较待转换的信号电平与所有级别的量化电平之间的关系，在模拟信号和数字信号之间相互转换。并行结构所对应的A/D和D/A转换器件分别为Flash-ADC和串状DAC。
Flash-ADC内含一列并联比较器，一列由电阻分压器产生的电平作为相应的比较器的基准电压。被转换的模拟电压信号同时加到全部比较器上，各比较器的输出经编码后作为ADC的输出，如图2.12所示。
一个分辨率为N（bit）的Flash-ADC含有2N个精密电阻，2N−1个高速比较器；分辨率每增加1bit，需要增加2N个精密电阻和2N个高速比较器，这会大大增加集成的复杂度和器件功耗。因此一般Flash-ADC的分辨率无法达到很高。
串状DAC是实现Flash-ADC的逆操作，因使用电阻串来构造参考电压而得名，在有的书中也被称为开尔文分配器。串状DAC依靠待转换数据来控制一组开关，以产生合适的电流通过精密电阻，从而产生合适的模拟信号电压。
并行结构只需要一级模拟电路，因此具有设计简单，转换时间短，速度快的优点，在所有可能的结构中提供最快的数据转换。在分辨率要求较低的情况下，Flash-ADC和串状DAC两种结构都容易采用超大规模集成电路（VLSI）进行设计。然而，由于比较器（或开关）和精密电阻的数量随着转换器的分辨率呈指数增长，Flash-ADC和串状DAC的芯片面积和功耗也随之呈指数增长。
2．分段结构
分段结构的数据转换器的思想是把输入信号分成MSB和LSB两个分量，之后两个分量通过各自所对应的数据转换器进行处理，最后将处理的结果组合起来形成输出信号。其中MSB分量反映了输入信号相对较大的幅度增量，而LSB反映了在MSB上所叠加的较小的幅度变化。对于数字信号而言，MSB代表了高位比特，而LSB代表了低位比特。
而软件无线电所生成的数字信号也需要变换成模拟信号才能进行射频放大输出。这一切都是通过A/D转换器（ADC）和D/A转换器（DAC）来实现的。
与传统无线电不同，软件无线电要求尽可能地以数字形式处理无线信号，因此必须将A/D和D/A转换器尽可能地向天线端推移，这就对A/D和D/A转换器的性能提出了更高的要求。主要体现在两个方面。
（1）采样速率。依据采样定理，A/D转换器的抽样频率fs应大于2Wa（为被采样信号的带宽）。在实际中，由于A/D转换器件的非线性、量化噪声、失真及接收机噪声等因素的影响，一般选取fs>2.5Wa。
（2）分辨率。采样值的位数的选取需要满足一定的动态范围及数字部分处理精度的要求，一般分辨率80dB的动态范围要求下不能低于12位。
本节首先介绍模数/数模变换的原理及关键技术，接着给出模数/数模转换器的一些关键参数，最后讨论几种通用的模数/数模转换器的结构。