物理验证(physical verification),主要包括
设计规则检查(design rule check)、版图电路一致性检查、电学可靠性检查。
除了设计规则检查之外,还需要对版图和电路图是否一致进行检查,即LVS(layout versusschematic)。首先,根据最终的版图进行电路图抽取,然后和网表文件进行比对。比对的结果会给出使用的单元数量和绕线名称,以及存在不一致的具体信息。如果不一致,需要查明其中的原因并加以调试。直至LVS通过后,并进行签核。对于连线和单元数量不一致的情况,造成的原因包括电路图中存在悬空的端口、电路图中存在空的模块等。
电学可靠性检查主要包括电学规则检查(electricity rule check,ERC)和静电释放检查(electro-static discharge, ESD)。