肖特基势垒二极管，又称热载流子二极管。利用金属-半导体(M-S)接触特性制成，有点接触型和面结合型两种管芯结构。

在1874年德国物理学家Braμm发现了金属-半导体的非对称性接触导电特性，从此研究人员开始致力于金属半导体接触的理论和实践研究，也是从此时开始，金属与半导体接触慢慢的作为检波器得到广泛的应用。但是金属-半导体接触的整流机理直到1938年才被肖特基（Schottky）较好的解释清楚。1938年德国物理学家Schottky利用首先指出半导体内存在稳定均匀分布的空间电荷层而形成势垒，并结合量子力学，提出扩散理论，从而比较好的解释了金属-半导体接触非对称性的导电特性。与此同时，在同一年Mott提出了金属-半导体接触的Mott势垒模型。之后在1942年美国物理学家Bethe，基于对这两种模型深入研究，提出了热电子发射理论，使得我们对金属半导体接触的整流原理有了日渐清晰的认识。据此理论，器件的热电子发射电流与器件的肖特基势垒高度密切相关，而肖特基势垒高度是金属与半导体材料的功函数差，但是实际的肖特基结的势垒高度应该考虑多方面的因素，主要有：

（1）金属与半导体材料的理论功函数差值；

（2）表面态密度对于肖特基势垒高度的影响，特别是在表面态密度大于时，会有费米能级的“钉扎”效应的存在；

（3）界面处大约埃厚度中的电荷引起的势全高度的变化；

（4）镜像力引起的势垒高度的降低效应。

随着肖特基接触基本理论逐步成熟，利用金属半导体接触形成的肖特基势垒原理制作的肖特基势垒二极管研究渐渐升温。世纪年代后随着半导体器件制作工艺技术的发展，肖特基势垒二极管的发展逐步走向成熟。

肖特基势垒二极管利用金属-半导体(M-S)接触特性制成，由于金属-半导体接触的电流运输主要是依靠多数载流子(电子)，其电子迁移率高，且M-S结可以在亚微米尺度上精确制造加工，使得肖特基势垒二极管能运用到亚毫米波、太赫兹波频段。肖特基势垒二极管基本结构如图1所示。

由于N型掺杂相比于P型掺杂有更高的电子迁移率，衬底材料选择“N+型”衬底，随后在衬底表面生长出一层高纯度、高电导率的N型重掺杂缓冲层，用于保证较低的串联电阻及防止衬底杂质进入外延层。外延层生长在缓冲层上表面，其掺杂浓度与厚度是二极管的重要设计参数。外延层上表面与金属阳极接触形成肖特基势垒接触，形成整流结，在衬底下表面与金属阴极接触形成欧姆接触。

肖特基势垒二极管有两种管芯结构：点接触型和面结合型，如下图2所示。点接触型管芯用一根金属丝压接在N型半导体外延层表面上形成金半接触。面结合型管芯先要在N型半导体外延层表面上生成二氧化硅保护层，再用光刻的办法腐蚀出一个小孔，暴露出N型半导体外延层表面，淀积一层金属膜（一般采用金属泪或钛，称为势垒金属）形成金半接触，再蒸馏或电镀一层金属（金、银等）构成电极。

平面肖特基二极管结构于1987年由美国弗吉尼亚大学的W.L.Bishop等设计制造，面结合型管性能要优于点接触管，主要原因在于：

（1）点接触管表面不易清洁，针点压力会造成半导体表面畸变，其接触势垒不是理想的肖特基势垒受到机械振动时还会产生颤抖噪声。面结合型管金半接触界面比较平整，不暴露而较易清洁，其接触势垒几乎是理想的肖特基势垒。

（2）不同的点接触管在生产时压接压力不同，使得肖特基结的直径不同，因此性能一致性差，可靠性也差。面结合型管采用平面工艺，因此性能稳定，一致性好，不易损坏，并很容易实现二极管串、并联结构，为单片集成电路奠定了重要的基础。

其结构如图3所示：

考虑封装对管芯参数造成的影响，肖特基势垒二极管的等效电路如图4所示。

不同材料和结构的肖特基势垒二极管电路形式一样，元件的具体参数不同。图中虚线框部分表示管芯，其余为封装寄生元件。关键元件的名称和意义如下：

（1） 为二极管的非线性结电阻，是阻性二极管的核心等效元件。 随外加偏压而变化，正向时约为几欧姆，反向时可达兆欧量级。

（2） 为二极管的非线性结电容，就是金半结构的势垒电容，随二极管的工作状态而变，电容量在几分之几皮法到一皮法之间。

（3） 为半导体的体电阻，又叫串联电阻。点接触型二极管的 值为十欧姆到几十欧姆，而面结合型二极管的 值约为几欧姆。

肖特基势垒二极管作为非线性电阻应用时，除结电阻之外，其他都是寄生参量，会对电路的性能造成影响，应尽量减小它们本身的值，或在微波电路设计时，充分考虑这些寄生参量的影响。

一般的，肖特基势垒二极管的伏安特性可表示为：

与理想金半接触相比，多了一个修正因子n。对于理想的肖特基势垒，n=1；当势垒不理想时，n>1，且点接触型二极管n>1.4，面结合型二极管n=1.05~1.1。图5是肖特基势垒二极管的伏安特性曲线：

表征肖特基势垒二极管的电学特性优劣的主要参数有正向导通电压、反向漏电流密度及击穿电压。以下我们就依次从这三个方面依次考虑相关的物理机制。

对于Si，Ge，GaAs，SiC这些材料，都有较高的载流子迁移率，也就有较大的平均自由程，因而在室温下，这些半导体材料的肖特基势垒中的电流输入机制主要是依靠多数载流子的热电子发射机制。

这些材料组成的器件器件上的正向电压增加后，器件中的IV特性曲线将偏离理论计算曲线，其实这主要是因为器件的串联电阻的影响，在较大的正向导通电流密度下，串联电阻导致的额外分压会使实际加在肖特基结上的电压下降。

当肖特基二极管在反向偏置时，漏电流主要也是由热电子发射所造成的，从理论上考虑，器件的反向漏电流密度其实应该是一个恒定的值，而事实上，从实际器件的典型反向漏电曲线，我们知道，其漏电流是随着反向偏压的增加而逐渐增大的，而这一点对于器件的应用来说是个不利的因素，因为会增加器件的功耗，从而造成能源的浪费。

器件在反偏电压下漏电流密度增大的主要原因是，镜像力引起的势垒降低，从而导致的热电子发射电流增加引起的，而如果减小器件肖特基结表面附件的峰值电场强度就可以改进肖特基器件的反向阻断特性。

由于SiC肖特基二极管由于耐高压特性，多被用来应用在高压领域，如果利用平面肖特基结结构，在很高的反向电压下，肖特基结表面的电场强度就会很大，由镜像力引起的势垒降低效应就会更加明显，自然会使得器件具有比低压平面肖特基器件更难以接受的高漏电特性。

对于整流器件，我们知道在电子设备厂商选型时，第一步就是看器件的反向耐压是否符合具体应用的要求。对于肖特基二极管器件来说，此击穿电压主要就是器件的雪崩击穿电压。

雪崩击穿的主要过程为：器件在不断增强的反向偏压下，势垒区中的电场强度也逐渐增加，在势垒区中的电子和空穴受到强的电场影响，会有很大的漂移动能，他们在漂移过程中与势垒中的晶格原子发生碰撞，当把价键中电子碰撞出来后，就会产生一对可以导电的电子空穴对，而这样的载流子增加方式也就是载流子的倍增效应。而当器件中因为载流子的倍增效应在耗尽区的载流子浓度达到无穷大时，器件就发生了雪崩击穿。

在相同的反偏电压下，对比不同器件耗尽区中的最大电场强度的值，可以判断件击穿电压的大小。另一方面，通过改变器件中的那些可以影响电场强度分布的器件结构参数，可以降低一定的反向耐压下器件中的最大电场强度值，从而达到增加器件击穿电压的目的的。