闸极介电层是一种用在场效晶体管的闸道与基底上的介电质。以科技水平，闸极介电层有许多的限制，如：

基底需有极少电子的平面（低密度的电子量子态）高电容，以增加场效晶体管的互导。足够厚，以防止因量子穿遂效应的电穿击和外泄。

电容和厚度的限制几乎是相对的。对硅基场效晶体管来说，闸极介电层几乎总是二氧化硅，因为热氧化物会有很干净的平面。但无论如何，半导体工业对寻找有高介电系数的替代物质有着很高的兴趣，这可以使闸极介电层在相同的厚度下能有更高的电容。

本发明是有关于一种多重闸极介电层的结构及其制造方法，且特别是有关于一种可应用于高效能组件和低漏电流组件的双闸极介电层的结构及其制造方法。

多重功能的集成电路是为整合的趋势，其必须具备在同一芯片(chip)上制造具有不同特性的晶体管。具体而言，是为在同一芯片上设置不同厚度的闸极氧化层，以提供具有不同操作电压的晶体管。

为了提升组件的操作速度，往往将逻辑电路(logic circuit)与内存电路(memorycircuit)混合制作于同一芯片上，此种混合设置的组件称为嵌入式半导体装置(embedded semiconductordevice)。通常，逻辑电路需要较薄的闸极氧化层，并能于约1.8至2.5伏特左右的操作电压下工作，以提高晶体管的切换速度(switchingspeed);而存储单元区和其周边电路区则需要较厚的闸极氧化层，并能于约3.0至5.0伏特左右的操作电压下工作。

传统在两个不同区域分别制造两种不同闸极氧化层厚度的方法，是先于硅基底上形成第一层闸极氧化层，之后借由光阻层保护第一区域的闸极氧化层，并利用蚀刻法移除第二区域的闸极氧化层。将光阻层移除之后，进行第二次的闸极氧化层的制程，以于第二区域形成具有第二厚度的闸极氧化层，而此时位于第一区域的第一闸极氧化层的厚度亦会增加。因此，硅基底的第一区域具有第一厚度的第一闸极氧化层，第二区域具有第二厚度的第二闸极氧化层。