74HC138是一款高速
CMOS器件，74HC138引脚兼容
低功耗肖特基TTL（
LSTTL）系列。74HC138
译码器可接受3位
二进制加权地址输入（A0, A1和A2），并当使能时，提供8个互斥的低有效输出（Y0至Y7）。
利用这种复合使能特性，仅需4片74HC138芯片和1个
反相器，即可轻松实现并行扩展，组合成为一个1-32（5线到32线）译码器。任选一个低有效使能输入端作为
数据输入，而把其余的使能输入端作为选通端，则74HC138亦可充当一个8输出
多路分配器，未使用的使能输入端必须保持绑定在各自合适的高有效或低
有效状态。
CD74HC138 ，CD74HC238和CD74HCT138 ， CD74HCT238是高速
硅栅CMOS解码器，适合
内存地址解码或数据路由应用。74HC138 作用原理于高性能的存贮
译码或要求传输
延迟时间短的
数据传输系统,在 高性能
存贮器系统中,用这种译码器可以提高译码系统的效率。将快速
赋能电路用于高速存贮器时,译码器的延迟时间和存贮器的赋能时间通常小于存贮器的典型
存取时间,这就是说由肖特基
钳位的系统译码器所引起的有效系统延迟可以忽略不计。HC138 按照三位
二进制输入码和赋能输入条件,从8 个输出端中译出一个
低电平输出。两个
低电平有效的赋能输入端和一个高电平有效的赋能输入端减少了扩展所需要的外接门或倒相器,扩展成24 线译码器不需外接门;扩展成32 线译码器,只需要接一个外接倒相器。在
解调器应用中,赋能输入端可用作数据输入端。
复合使能输入，轻松实现扩展 兼容
JEDEC标准no.7A
存储器芯片译码选择的理想选择 低有效互斥输出 ESD保护 HBM EIA/JESD22-A114-C超过2000 V MM EIA/JESD22-A115-A超过200 V 温度范围 -40～+85 ℃ -40～+125 ℃ 多路分配功能