CPSR:程序状态寄存器(current program status register) cpsr在用户级编程时用于存储条件码；CPSR包含条件码标志，中断禁止位，当前处理器模式以及其他状态和控制信息。

CPSR(当前程序状态寄存器)在任何处理器模式下被访问。它包含了条件标志位、中断禁止位、当前处理器模式标志以及其他的一些控制和状态位。每一种处理器模式下都有一个专用的物理状态寄存器，称为SPSR（备份程序状态寄存器）。当特定的异常中断发生时，这个寄存器用于存放当前程序状态寄存器的内容。在异常中断退出时，可以用SPSR来恢复CPSR。由于用户模式和系统模式不是异常中断模式，所以他没有SPSR。当用户在用户模式或系统模式访问SPSR，将产生不可预知的后果。

CPSR格式如下所示。SPSR和CPSR格式相同。

31 30 29 28 27 26 7 6 5 4 3 2 1 0

N Z C V Q DNM(RAZ) I F T M4 M3 M2 M1 M0

***条件标志位***

N——本位设置成当前指令运算结果的bit[31]的值。当两个表示的有符号整数运算时，n=1表示运算结果为负数，n=0表示结果为正数或零。

z——z=1表示运算的结果为零；z=0表示运算的结果不为零。对于CMP指令，Z=1表示进行比较的两个数大小相等。

C——下面分四种情况讨论C的设置方法：

在加法指令中（包括比较指令CMN），当结果产生了进位,则C=1,表示无符号运算发生溢出(overflow)；其他情况C=0。

在减法指令中（包括比较指令CMP），当运算中发生借位，则C=0，表示无符号运算数发生进位；其他情况下C=1。

对于包含移位操作的非加减运算指令，C中包含最后一次溢出的位的数值

对于其他非加减运算指令，C位的值通常不受影响

V——对于加减运算指令，当操作数和运算结果为二进制的补码表示的带符号数时，V=1表示符号位溢出；通常其他指令不影响V位。

***Q标识位***

在ARM V5的E系列处理器中，CPSR的bit[27]称为q标识位，主要用于指示增强的dsp指令是否发生了溢出。同样的spsr的bit[27]位也称为q标识位，用于在异常中

断发生时保存和恢复CPSR中的Q标识位。

在ARM V5以前的版本及ARM V5的非E系列的处理器中，Q标识位没有被定义。

***CPSR中的控制位***

CPSR的低八位I、F、T、M[4:0]统称为控制位。当异常中断发生时这些位发生变化。在特权级的处理器模式下，软件可以修改这些控制位。

**中断禁止位：当I=1时禁止IRQ中断，当F=1时禁止FIQ中断

**T控制位：T控制位用于控制指令执行的状态，即说明本指令是ARM指令还是Thumb指令。对于ARM V4以更高版本的T系列ARM处理器，T控制位含义如下：

T=0表示执行ARM指令

T=1表示执行Thumb指令

对于ARM V5以及更高版本的非T系列处理器，T控制位的含义如下

T=0表示执行ARM指令

T=1表示强制下一条执行的指令产生未定指令中断

***M控制位***

M控制位控制处理器模式，具体含义如下：

M[4:0] 处理器模式 可访问的寄存器

ob10000 user pc,r14~r0,CPSR

0b10001 FIQ PC,R14_FIQ-R8_FIQ,R7~R0,CPSR,SPSR_FIQ

0b10010 IRQ PC,R14_IRQ-R13_IRQ,R12~R0,CPSR,SPSR_IRQ

0B10011 SUPERVISOR PC,R14_SVC-R13_SVC,R12~R0,CPSR,SPSR_SVC

0b10111 ABORT PC,R14_ABT-R13_ABT,R12~R0,CPSR,SPSR_ABT

0b11011 UNDEFINEED PC,R14_UND-R8_UND,R12~R0,CPSR,SPSR_UND

0b11111 SYSTEM PC,R14-R0,CPSR（ARM V4以及更高版本）

***CPSR中的其他位***

这些位用于将来扩展。应用软件不要操作这些位。

CPSP也叫恒功率调速比，是英文constant power speed ratio的缩写。常出现于永磁电机控制方法中。